CDMA基站中低噪声放大电路设计盘点
2020-11-05 09:40:52 点击：
上一篇：射频低噪声放大器电路设计详解
加入源极电感不仅改善稳定性，也能改善输入输出匹配与噪声系数，是设计低噪声放大器非常重要的方法。
1.2 电路原理图
根据原理图，利用ADS 对电路进行S 参数仿真，为了提高仿真的准确性，电路元器件都采用了厂商提供的等效模型，同时将Rogers 的板材特性参数代入微带线模型中。图4 是用于ADS 的仿真原理图。
图4 仿真原理图
通过ADS 仿真及最后的实际电路测试，我们发现该低噪声放大器能够较好的满足设计要求。图5是实际测试结果图。图中可以看出，实际测试数据与仿真结果比较一致。
低噪声放大器是基站接收机中的关键器件之一; 本文采用安捷伦公司的先进设计系统与A TF54143 ，通过对噪声系数与输入回波损耗的折中设计，进行共轭匹配，成功设计出低噪声放大器。其工作频段的性能参数为：噪声系数为0185 ，P1 dB约为16 dBm ，输入回波损耗大于20 ，输出回波损耗大于14 ，增益保持在18 dB 以上。得到了最终的版图并且对其进行测量，并经过高低温与差异性测试，证明其完全能应用到实际产品中，目前准备应用于杭州某通信公司的产品中。