你的位置:大电流电感 > 先锋技术

多媒体协处理器SM501在嵌入式系统中的应用

2020-12-05 21:13:29      点击:
上一篇:Cache在嵌入式处理器中的使用问题

  摘要:许多嵌入式系统需要支持高分辨率的LCD显示器。SM501是用来提高嵌入式系统显示能力的一款芯片。文中介绍SM501的基本架构,以及一个基于 SM501的系统设计。关键词:嵌入式系统 TFT LCD 多媒体协处理器 SM501 [b]引言 [/b]近年来,从手持消费电子到工业控制系统,嵌入式处理器的应用已经深入到人们工作和生活的方方面面。在某些应用领域,系统需要提供如1 280%26;#215;1 024这类高分辨率的显示界面,而多数嵌入式处理器不能支持,或者在高分辨率下提供的显示效果不好。   通常,一个带有LCD显示器的ARM系统如图1所示。

图1 带有LCD显示器的ARM系统框图   在该系统中,ARM处理器将LCD显示器的数据存放于SDRAM中的LCD帧缓冲区中,由处理器中的LCD控制器提取LCD帧缓冲区中的数据并输送给 LCD显示器。一个LCD控制器的时钟信号有3种:FRAMESYNC (场同步)、LINESYNC(行同步)和LCD_DCLK(数据时钟)。在LCD_DCLK的作用下,LCD控制器将LCD数据信号并行输出到LCD显示器。显然,一个LCD_DCLK时钟只能输送一个像素点的数据。根据文献,TFT LCD的刷新频率一般在60 Hz,因此,一个具有M%26;#215;N像素点的LCD显示器,在1 s的时间中,要求LCD控制器传送像素点总数为(M%26;#215;N%26;#215;60),即LCD控制器的LCD_DCLK的频率必须大于(M%26;#http://www.dgfpc.com/数字功放电感215;N%26;#215;60) Hz,以便保证LCD显示器的正常显示。因此,嵌入式处理器芯片LCD控制器支持的最大分辨率与LCD_DCLK时钟频率有关;然而LCD_DCLK是从处理器系统的AHB总线时钟HCLK通过分频计算得出的,所以,LCD控制器支持的最大分辨率与系统HCLK有关。为确保嵌入式处理器系统处在良好的工作状态,一般不使用最大分辨率进行显示。以Samsung公司的S3C2410为例,在TFT LCD模式下,典型的实际支持的最大分辨率为640%26;#215;480。另外,受到ARM处理器LCD帧缓冲区大小的影响,在达到最大分辨率时,LCD数据的位宽度降低,这使得显示效果变差。   如何才能使嵌入式处理器应用在高分辨率的场合呢?SM501图形加速芯片的出现很好地解决了这个问题。 1 SM501图形加速芯片简介   SM501是一款便携式多媒体协处理器芯片,专