上一篇：x86构架的SoC及STPC的一种应用

各位大神,最近小弟在做基本的相移式全橋電路,二次測是全橋整流

基本原理圖就不上了,就想問一下

圖中綠色是開關MOS的DS電壓

但是中間會有一個凹下去的問題

目前確定調整占空比,讓dead time小些可以解決

但是因為一些原因,能希望盡量不調到占空比請問還有大神知道能改變哪些東西嗎

基本的相移式全橋架構都搞不出來,覺得很失落

希望各位大神可以幫助我

楼主那里人啊

自己頂一下

請各位大神幫忙 有點無助

哪裡人就不多說了,先解決電路問題要緊...

恭喜被添加到社区经典图库，并获得1积分
http://www.dianyuan.com/bbs/classic/ 把死区调小一点。

大神 我知道死區調小一些可以解決

但是現在希望可以不動到死區

還有其他的因素可以改善嗎?

諧振電感之類的因素

在管子DS脚并联CBB小电容。

大神 大概要多小?

104可以嗎?

先并个102吧，多了再调整一下。

小弟現在正要測試 結果會再上來跟大家討論

測試完了

確實這個方法有改善

但是還是會有機會出現,我想應該是閉迴路,回授端有問題

而且會造成ZVS進入較困難

還有其他大神有解法的嗎?

用什么芯片?

芯片是 UCC3895

痾 我講清楚一些好了

現在是 20%載 跟100%載沒有問題

但是50%載 不確定是頻率問題還是甚麼問題

還是會有小小的尖波

小弟還在測試中,反正就當各位大大互相交流

希望可以再提出一些想法,小弟有辦法都會去實測

已補上50%圖片

变压器 励磁电感 减小一点点 试试

也就是，要加一点气隙

好 小弟立刻來測試

自己頂一個

還有沒有大神可以提供方法 尚未解決