并网逆变器中LCL 滤波器的磁集成
即采用磁集成后，磁芯体积减小了13.2%。
4.2三相LCL滤波器的磁集成设计表3为三相LCL型并网逆变器的样机参数，逆变器采用SVM策略。磁芯材料选用硅钢片，设计方法与上文相同，这里不再重复，只给出最终的结果。参照电子变压器手册[21]，可选用两副BSD25×25×80磁芯，带材厚度为0.2mm，将其按照窗口高度为3:1切割成两部分，分别作为Lf1和Lf2的三相E型磁芯(如第5节的图16所示)。Lf1的匝数Nf1=50匝，绕组使用厚0.15mm、宽60mm的铜带绕制，Lf2的匝数Nf2=15匝，绕组使用厚0.5mm、宽18mm的铜带绕制。按照图11所示的方式将Lf1和Lf2集成在一起，公共I型磁条选用厚度为0.2mm的硅钢片层叠构成，其高度为25mm，计算可得磁芯体积减小了17.5%。
5实验验证
5.1单相并网逆变器中的实验结果
在单相LCL型并网逆变器中，依据第4节表2的设计结果，电感L1可以采用两副EE70/33/32磁芯并联绕制，而L2所需要的磁芯为非常规磁芯，受条件限制，实验中采用一副EE70/33/32磁芯来代替，得到集成电感如图13所示。图中，L1的磁芯叠在L2的磁芯之上，并以L1磁芯的端部作为公共磁芯，测得L1和L2之间的耦合系数k=0.045。根据IEEEstd.1547-2003的规定[16]，并网电流中35次以上的谐波上限为Ih_limit=0.3%IL2m=116mA。图14为单相LCL型并网逆变器中采用分立电感的实验结果，从电流频谱上可以看到，iL1的高频谐波主要分布在30kHz的倍数次附近，由于滤波电容的高频旁路作用，iL2的高频分量很小，主要集中在30kHz附近，最大幅值约为52mA。
图15为采用集成电感的实验结果，由于耦合系数(k=0.045)大于0.017，使得原有LCL滤波器的滤波特性在30kHz附近有所削弱，从电流频谱可知，此时iL2中30kHz附近的高频分量有所增加，最大幅值约为100mA。